DIALOG(R)File 347:JAPIO (c) 2005 JPO & JAPIO. All rts. reserv.

03171378 \*\*Image available\*\*
LIQUID CRYSTAL DISPLAY

PUB. NO.: **02-146878** [JP 2146878 A]

PUBLISHED: June 06, 1990 (19900606)

INVENTOR(s): IKEDA KATSUYUKI

**HOSOKAWA MINORU** 

YAZAWA SATORU

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.: 01-234897 [JP 89234897]

FILED: September 11, 1989 (19890911)

INTL CLASS: [5] H04N-005/66; G02F-001/133; G09G-003/36

JAPIO CLASS: 44.6 (COMMUNICATION -- Television); 29.2 (PRECISION

INSTRUMENTS -- Optical Equipment); 44.9 (COMMUNICATION --

Other)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS)

JOURNAL: Section: E, Section No. 969, Vol. 14, No. 394, Pg. 56, August

24, 1990 (19900824)

# **ABSTRACT**

PURPOSE: To save power consumption of a drive circuit by dividing plural shift registers into plural groups and supplying a transfer clock to one group among the plural groups for each prescribed time interval.

CONSTITUTION: Each output of shift registers F(sub 1)-F(sub m) switches a picture signal fed to a picture signal terminal 34. A register input timing data is inputted to a terminal 33. A gate circuit 36 stops a clock pulse given to a register 37 selectively. A transfer clock is inputted to a terminal 32 and given to a frequency divider 39 and the circuit 36. A decoder multiplexer 41 receives an output of a counter 40 and sends the inputted signal sequentially to close one of the circuits 36. Thus, one of the circuits 36 is selected and a clock is supplied to each block of a

selected shift register 37. Thus, number of stages of the register 37 is selected to be (m) and divided into k-blocks by n-stages each to reduce the power consumption of the drive circuit.

#### ⑩ 日本国特許庁(JP)

① 特許出願公開

#### ⑫ 公 開 特 許 公 報 (A) 平2-146878

®Int. Cl. 5

識別配母 В 庁内整理番号

每公開 平成2年(1990)6月6日

H 04 N G 02 F 5/66 1/133 3/36 G 09 G

1 0 2 5 0 5

7605-5C 8708-2H 8621-5C

> 審査請求 有 発明の数 1 (全5頁)

会発明の名称 液晶表示装置

> ②特 頤 平1-234897

29出 昭54(1979)6月22日

62特 駔 昭54-78886の分割

個発 明 者 池 Ħ 個発 明 者 Л 細

膳 空 稔 長野県諏訪市大和3丁目3番5号 株式会社諏訪精工舎内 長野県諏訪市大和3丁目3番5号 株式会社諏訪精工舎内

明 個発 者 矢 沢 悟 多出 顧 人

長野県諏訪市大和3丁目3番5号 株式会社諏訪精工舎内 東京都新宿区西新宿2丁目4番1号

セイコーエブソン株式

会社 弁理士 鈴木 喜三郎

外1名

# 1. 発明の名称 液晶表示装置

四代 理 人

#### 2. 特許請求の範囲

液晶が封入された一対の基板上にマトリクス状 に配置された複数の西素、画像信号をサンプリン グ信号によりサンプルし袋複数の画業列に供給し てなる複数のスイッチ手段、転送クロック信号に より苺サンプリング信号を発生し苺スイッチ手段 に供給してなる複数のシフトレジスタを有してな る液晶表示装置において、絃複数のシフトレジス 夕は複数の群に分割され、一定の時間巾毎に該複 数の群のうちの一の群に該転送クロック信号を供 給してなる複数のゲート手段、絃転送クロック信 号を分周する分周手段、核分周された転送信号を 針数するカウンタ手段、抜カウンタ手段からのデ ータを読み取り、該複数のゲート団路のうちの任 意の一つを選択するデータマルチプレクサを有し

てなることを特徴とする液晶表示装置。

# 3. 発明の詳細な説明

#### 〔産業上の利用分野〕

本発明はマトリクス型の面像表示装置において テレビジョン放送等の画像表示をする場合の、マ トリクス表示菌素に画像信号を供給する際の表示 駆動回路に関する。

#### (従来の技術)

ここで述べるマトリクス型画像表示装置とは、 西面全体が例えばXY方向にそれぞれ細分化され た画素で構成され各画素は選択回路によって悠霞 素に対応した画像信号が分配印加される事により 西像表示を行なわせるものである。

第1図にマトリクス型画像表示装置によるテレ ビジョン受像装置の全体図の一例を示す。図中 1 はアンテナより入力される電波信号より所定のチ ャンネルの周波数を選択するチューナー部である。 2 は中間周波増幅器から映像検波までの回路、 4 は音声側の中間周波、検波、出力回路、3は映像

#### 持開平2-146878 (2)

増幅回路である。5は映像検波出力から水平、垂直の各同期信号を分離する回路で6、7にそれぞれ水平、垂直の各同期信号を出力する。8、9は本発明に関する処のデータサンブル回路でありはに詳しく説明する。10はマトリクス裏示部11の経方向走査タイミング信号発生国路でデータサンブル国路9の出力をマトリクス裏示部の各画素に分配する。マトリクス要示部11の具体的な国路の一例を第2図に示す。

第2図は液晶表示材料を用いた場合の回路の一例を示すのもで図中12は各画素の液晶を示す。 14はマトリクスの各画素毎に配置された画業選択用のトランジスタである。13は画素容量補助の為に挿入したキャパシターである。

第3図にブロック8並びに3によって従来行なわれていたデータサンプルの方式に係るタイミング波形を示す。図中15は映像信号増幅回路3の出力となる映像信号波形であって一般的には時間的にシリアルなアナログ画像信号である。16は映像信号15を各データライン毎にサンプルする

子28、29、30、31の制御端子に接続され 順次、スイッチ素子をオン、オフする。液晶マト リクス表示部の画素毎に構けられたコンデンサ1 3はスイッチ素子がオフする寸前の画像信号波形 15の値すなわちa、b、c……点の電圧を順次 保持する。

従来のマトリクス型画像表示の駆動回路はすべ てこのような方式に従っている。

## (従来技術の問題点及び発明の目的)

この従来の駆動回路の欠点は消費電力の大きい 点にある。一般に消費電力は使用する電力を選力は使用する場合で表現の主義を関われても形式となりがあるところが大きいがありませる。例えとなりまたではからのない。例えばテレビジョンを受がなながない。例えばテレビジョンを受かるである。例えばテレビジョンを受かるである。例えばテレビジョンを受かる。でである。使いて約5222eccである。使いて約5222eccである。使いて約5222eccである。 データサンプルパルス列である。信号波形15の上に各データサンプル点をa、b、c、d、eで示してある。但し第3図は模擬的な図であってパルス数、幅等は簡略化してある。因にT。はテレビ映像信号の場合の水平周期、T。は水平帰線期間を示す。

第4図はデータサンブル回路8、9の従来の具体的回路の一例と被形を示す。回路はシフトレジスターで構成され17は転送クロック、18はレジスタ入ガタイミングデータを入力する端子で、19はディレイフリップフロップである。各データラインのサンブル回路をスイッチングさせるゲート観測信号の一部が16である。

今、第4図の嫡子20に第3図15に示す映像 被形を入力し、嫡子18にゲート回路群の1を選 択するためのタイミングデータ被形23をまた転送クロック嫡子17に22の彼形を入力すれば、 第3図16に示すような被形が各フリップフロッ プ19の出力24、25、26には第3図16に 示すような被形を生じる。この波形はスイッチ素

シフトレジスタ8の転送クロックー22の周波数

 1 × 5 0 0
 5 2 × 1 0 ° H z

 5 2 × 1 0 ° C
 5 2 × 1 0 ° C

 となる。相補M O S 集積回路の消費電力Pはゲート容量及びドレイン負荷容量C と電源電圧 V 、使用潤液飲 「 によって計算されることが知られている。

P-fCV2

V=15V、シフトレジスタ1段あたりのゲート及びドレイン負荷容量を0.5PPとすると、 $P=10^{4}\times0.5\times10^{-12}\times500\times15^{2}+56\times10^{-2}W$ となる。

本発明は従来のかかる欠点を除去しシフトレジ: スタ部での駆動電力を10分の1以下に減少させることを目的とする。

## (発明の実施例)

第5図は本発明による画像駆動回路の実施例を 示す図である。図中、37はシフトレジスターを 構成するためのフリップフロップで各段に図に示 すようにF<sub>1</sub>、F<sub>2</sub>、F<sub>2</sub>、……F<sub>n</sub>、と番号を

#### 特開平2-146878 (3)

付して呼ぶことにする。シフトレジスターの各出 力は画像信号端子-34に加えられた画像信号を スイッチングするためのゲート回路-38の制御 端子に接続され、順次画像信号をスイッチングす る。嫡子~33はレジスタ入力タイミングデータ を入力する端子で第3図23に示すような波形を 入力する。32は転送クロックの入力雄子でゲー ト国路-36により論理積をとりフリップフロッ プー37に加えられる。ゲート団路ー36はK個 のゲートより成り図に示すように G , 、 G , … … C』と名前を付す。ゲート回路-36はシフトレ ジスター37に与えるクロックパルスを選択的に 止める。第3図に示すようにゲート回路ー38は 常にどれか1つだけオンしていればよい(同時に 2 つ以上オンすることはない。)から第5 図に示 すようにシフトレジスター37をKプロックにわ け、ゲート回路-38がオンしている近傍のフリ ップフロップのみに転送クロックパルスが供給さ れていればよく、シフトレジスター37を構成す るすべてのフリップフロップに常時供給される必

要はない。35は第2のシフトレジスタで嫡子40をデータ入力嫡子としこの嫡子に入力された信号を順次送ることによりゲート回路G:、G:…G:のうちのどれか1つを閉じる。39は分周比1/nの分周回路である。さらに、分周回路39からの出力は、カウンター40に供給される。

ここで、カウンタ40とデコーダマルチプレクサー4Iによりゲート回路 C。~G。の1つを選択し選択されたシフトレジスター37の各プロックにクロックを供給する。この場合、カウンタを使用する。シフトレジスター37の段数を配力とし、n個づつ K ブロックにわけた場合の摘要電力を計算してみる。「を嫡子32に与える同波数、 C を可以ップフロップ1段あたりのゲート容量、負荷容量の合計とすると前述のごとく従来回路では消費電力Pは

#### P-fCmV\*

本発明による回路では、シフトレジスター37に より消費される電力P,は

## P. - f C n V 2

一方、カウンタ40、分周器39、デコーダ41により消費される電力P:は、シフトレジスタ37を構成するフリップロップ2個弱ぶんの電力となる。即ち、

$$P_{z} = \frac{\ell}{2} \frac{f}{2i} C V^{z} = 2 f C V^{z}$$

デコーダー4 1 部分の消費電力はKが大きくなる程複雑となるのでK=10~20に選ぶのがよい。また、n=1、K=mとしたときはシフトレジスター37は省力できる(デコーダー41の出力を直接、ゲート回路-38の関御増子に加える。)が、カウンター40のタイミングのずれ等の問題を生じやすい。

# (発明の効果)

上述の如く本発明は液晶が封入された一対の基板上にマトリクス状に配列された複数の画素、酶像信号をサンプリング信号によりサンプルし該複数の画素列に供給してなる複数のスイッチ手段、転送クロック信号により該サンプリング信号を発

#### 4. 図面の簡単な説明

第1図はマトリクス型画像表示装置によるテレビジョン受像装置を示す図。

第2回は従来の駆動団路図。

第3図は従来のタイミング波形図。


# Ą


# 特開平2-146878 (4)


第4図は従来のデータサンプル回路図。 第5図は本発明による表示駆動回路図。

- 11…マトリクス型表示体
- 22…転送クロック波形
- 2 3 …タイミングアータ被形
- 35…シフトレジスタ
- 3 6 …ゲート回路
- 37…シフトレジスタ
- 38…ゲート団路(アナログ)
- 40…カウンタ
- 41…デコーダ

以上 出願人 セイコーエブソン株式会社 代理人弁理士 鈴木喜三郎 億1名








第 4 図

# 特開平2-146878 (5)



第 5 図